台积电5nm测试芯片良率达80%，预计明年上半年大规模量产
在IEEE IEDM大会上，台积电官方给出确凿数据，称处于风险试产阶段的5nm测试芯片良品率平均已达80%，最高可超过90%。
不过这些芯片相对简单，如果放到复杂的移动和桌面芯片上，良品率还达不到这么高，但具体数据未公开。
台积电5nm工艺的测试芯片有两种，一种是256Mb SRAM，单元面积包括25000平方纳米的高电流版本、21000平方纳米的高密度版本。
另一种综合了SRAM、CPU/GPU逻辑单元、IO单元，面积占比分别为30％、60％、10％，总面积估计大约17.92平方毫米。
版权所有，未经授权不得以任何形式转载及使用，违者必究。
- 诺奖得主涉嫌学术不端！30余篇论文被指涉嫌P图造假、复制粘贴，合作者包括中国学者2020-10-19
- 谷歌发布地图「时光机」：100年前，你家街道长啥样？2020-10-17
- 仿真环境跟车2分钟，就让自动驾驶系统撞上马路牙子，攻破率超90%，多传感器融合系统都失效2020-10-17
- 清华姚班的科研能力，能孵化出一家怎样的公司？2020-10-14
相关阅读
