台积电5nm测试芯片良率达80%，预计明年上半年大规模量产
在IEEE IEDM大会上，台积电官方给出确凿数据，称处于风险试产阶段的5nm测试芯片良品率平均已达80%，最高可超过90%。
不过这些芯片相对简单，如果放到复杂的移动和桌面芯片上，良品率还达不到这么高，但具体数据未公开。
台积电5nm工艺的测试芯片有两种，一种是256Mb SRAM，单元面积包括25000平方纳米的高电流版本、21000平方纳米的高密度版本。
另一种综合了SRAM、CPU/GPU逻辑单元、IO单元，面积占比分别为30％、60％、10％，总面积估计大约17.92平方毫米。
版权所有，未经授权不得以任何形式转载及使用，违者必究。
- AI Agent搞定世纪首次菲尔兹奖成果形式化！一周时间独立完成，20万行代码已公开2026-03-03
- Karpathy：AI编程已质变，就从去年12月开始2026-02-26
- DeepSeek连更GitHub，华尔街回想起被支配的恐惧：“DeepSeek第二时刻”要来了2026-02-24
- 阿里千问，加持首个奥运官方大模型2026-02-05
